Fuente 1
Adicionalmente cada uno de los cuatro módulos está conectado a la FPGA mediante un transistor del tipo PNP "activo bajo" desde la FPGA con un "0" lógico.
Fuente 1
En la imagen, los pines son los mismos, tanto en la versión de la tarjeta Nexys 2 que incluye FPGA Spartan-3E de 1.200.000 compuertas como en la versión de Nexys 2 que incluye la FPGA Spartan-3E de 500 mil compuertasSe debe tener presente que los cuatro display de 7 segmentos con punto , comparten el mismo bus de datos, por lo tanto se debe utilizar la técnica de multiplexado para activar un display a la vez, de acuerdo a la posición que debe ocupar el dato que está presente en el bus de datos.
La técnica de multiplexado de los displays es muy conocida y consiste en prender los displays uno a uno en tiempos sucesivos pero con la suficiente frecuencia como para que parezcan que están prendidos los cuatro al mismo tiempo.
El fabricante (Digilent) sugiere una frecuencia de barrido de entre 1000 Hz y 60 Hz, lo que corresponde a un "período total de barrido" para los 4 display , de entre 1 milisegundo y 16 milisegundos.
Fuente 1
[Fuente 1 - imagenes y base documental: <http://www.digilentinc.com/Data/Products/NEXYS2/Nexys2_rm.pdf>
Anotación temporal ( borrarla luego)
0x3f = 00111111 // 7-segment code of 0 DP,gfedcba, cátodo común 0x06 = 00000110 // 7-segment code of 1 0x5b = 01011011 // 7-segment code of 2 0x4f = 01001111 // 7-segment code of 3 0x66 = 01100110 // 7-segment code of 4 0x6d = 01101101 // 7-segment code of 5 0x7d = 01111101 // 7-segment code of 6 0x07 = 00000111 // 7-segment code of 7 0x07 = 01111111 // 7-segment code of 8 0x7f = 01101111 // 7-segment code of 9
